Misure elettroniche

 

4.
Conversione analogico-digitale
Convertitori AD

 


Indice

  1. I segnali analogici e digitali
    • segnali analogici;
    • segnali digitali;
    • pregi dei segnali digitali.
  2. La conversione analogico-digitale
    • campionamento;
    • quantizzazione;
    • codifica.
  3. Il circuito Sample-Hold
    • funzionamento
    • cause di incertezza
  4. I convertitori A/D a valore istantaneo
    • convertitore AD parallelo o "flash";
    • convertitore AD a successive approssimazioni;
    • convertitore AD ad inseguimento
  5. I convertitori A/D a valore medio
    • convertitore AD “tensione-tempo a doppia rampa”

Appendice A:  I convertitori D/A

Appendice B: I convertitori AD a valore medio "tensione-frequenza"


 E' vietata ogni riproduzione a fini di lucro del materiale distribuito da questo Server WWW

1 - I segnali analogici e digitali

Segnali analogici

Un segnale analogico può essere rappresentato mediante una funzione del tempo che gode delle seguenti caratteristiche:
1) la funzione è definita per ogni valore del tempo (è cioè continua nel dominio)
2) la funzione è continua.

Volendo "volgarizzare" le proprietà del segnale analogico conseguenti alle due caratteristiche sopra citate si potrebbe affermare che "è possibile disegnare l'andamento temporale di un segnale analogico senza mai staccare la penna dal foglio..."

a = f ( t ) ;
t   appartiene all'insieme
R ,
a  appartiene all'insieme
R

Che i segnali elettrici analogici, in particolare, possono essere considerati rispondenti ai due requisiti sopra ricordati discende da alcune ovvie considerazioni.

Segnali digitali

A differenza del segnale analogico quello digitale è costituito da una funzione "tempo discreta" e "quantizzata".
Tale funzione risulta pertanto:
1) definita solamente in un insieme numerabile di istanti "equispaziati"
2) dotata di un codominio costituito da un insieme discreto di valori.

d = f ( nTc ) ;
n  appartiene all'insieme
Z ,
d (a meno di un fattore di scala) appartiene all'insieme
Z

I segnali numerici, quindi, presentano due fondamentali differenze se confrontati con quelli analogici:

Pregi del segnale digitale ( altrimenti detto "numerico" )

I segnali digitali godono di alcuni importanti pregi nei confronti di quelli analogici:

 


2 - La conversione Analogico-digitale

La conversione A/D richiede tre fasi successive:


Il campionamento

Campionare un segnale analogico significa prelevare da questo una successione temporale di valori costituita dalla successione dei valori istantanei assunti dal segnale in corrispondenza di particolari istanti, detti "istanti di campionamento". L'intervallo che separa due successivi istanti di campionamento viene chiamato "periodo di campionamento" Tc ed il suo reciproco, indicato come f, prende il nome di "frequenza di campionamento".

y = f ( nTc ) ;
n appartiene all'insieme
Z ,
y appartiene all'insieme
R

Quando il segnale analogico presenta delle variazioni sufficientemente lente da poterlo considerare costante entro un breve intervallo di tempo ( la cui durata indicheremo con d ) è possibile effettuare il campionamento prelevando NON il valore istantaneo assunto dal segnale negli istanti di campionamento, ma piuttosto il valore medio calcolato in intervalli di durata d che si succedono ad intervalli Tc.
Vedremo che questa considerazione sarà utile quando si introdurranno i convertitori AD a valore medio.

Si potrebbe essere indotti a pensare che il campionamento provochi una riduzione del contenuto informativo del segnale analogico in quanto si perde l'informazione sul valore assunto dal segnale in tutti gli istanti diversi da quelli di campionamento.
Il teorema del campionamento ci dice invece che, in condizioni ideali, la esecuzione del campionamento non provoca perdita di informazione.

 

Teorema del campionamento ( o “di Shannon” )

Se la trasformata di Fourier di un segnale a(t) è nulla per tutte le frequenze maggiori di una data frequenza fmax , allora il segnale continuo a(t) può essere univocamente ricavato dalla conoscenza dei suoi valori campionati:

Come si può vedere, affinché la ricostruzione sia possibile è indispensabile che il campionamento permetta la acquisizione di infiniti campioni separati l'un l'altro da intervalli che devono avere durata inferiore al valore 1 / 2 fmax.

Nella sommatoria compare la funzione "delta di Dirac" (*) che è così definita:

.

Si può dare una espressione alternativa della "funzione campionata" sopra introdotta che risulta equivalente sotto l'aspetto matematico, ma che permette di mettere in luce alcuni importanti aspetti del campionamento:

(*) : Nota: Dirac si pronuncia con l'accento sulla "i" (Dìrac) e non "alla francese" (Diràc)

 

Il campionamento "matematico"

Sotto l'aspetto matematico, quindi, il campionamento si attua:

1) costruendo, attraverso la "delta" di Dirac, una "funzione di campionamento" s ( t ) costituita da una successione di "delta" equispaziate temporalmente:

2) moltiplicando (nel dominio del tempo) la funzione a( t ) che rappresenta il segnale per la funzione di campionamento s ( t ):

Considerando che nella espressione così ottenuta:

è possibile in primo luogo portare la a(t) entro la sommatoria e poi, dato che per il termine n-esimo della sommatoria si ha:

 è possibile sostituire al termine n-esimo sopra riportato la espressione equivalente:

In questa maniera si perviene alla espressione sopra riportata della funzione che rappresenta il segnale campionato:

 

Effetti del campionamento nel dominio del tempo e della frequenza

Lo spettro ( f ) della funzione di campionamento s ) risulta essere composto da una successione di delta di Dirac separate in frequenza da intervalli uguali di ampiezza 1 / Tc .
Dato che il prodotto di due funzioni nel dominio del tempo corrisponde alla convoluzione degli spettri delle due funzioni nel dominio delle frequenze si può ricavare lo spettro del segnale campionato y ( t ) dalla convoluzione A ( f ) * ( f ).

Se il periodo di campionamento Tc del segnale rispetta il vincolo imposto dal teorema di Shannon le repliche dello spettro di ) non si sovrappongono

 

e con una operazione di filtraggio è quindi possibile ricostruire lo spettro del segnale originale e recuperare le informazioni portate dal segnale analogico.

 

Il campionamento "elettronico"

Anche al profano appare immediatamente il problema tecnico connesso all'uso della delta di Dirac: per questo motivo si può sostituire a questa astrazione matematica una funzione meno elegante, ma più idonea a descrivere il campionamento reale: la funzione "delta di Kronecker".

delta di Kronecker
funzione di
campionamento
segnale campionato       

Chi ha seguito attentamente i vari passaggi non dovrebbe avere difficoltà a riconoscere nella funzione che rappresenta il segnale campionato sopra riportata la descrizione matematica del processo di campionamento introdotto all'inizio del capitolo.

 

Il campionamento e l'errore di alias

Un valore troppo elevato del periodo di campionamento Tc provoca il fenomeno detto "aliasing", cioè la sovrapposizione delle repliche dello spettro originale nel segnale campionato: in questo caso non e' possibile ricostruire il segnale originale avendo a disposizione quello campionato.


La quantizzazione

Da un punto di vista di principio, per quantizzare il segnale si deve innanzitutto definire il campo di valori entro cui il segnale deve mantenersi per permettere una corretta quantizzazione. Per il campo sopra citato, chiamato "campo di misura", vengono usualmente considerate due alternative:

Definito il campo di misura lo si deve suddividere in un numero arbitrario (ma finito) di intervalli contigui. Anche in questo caso si possono avere due alternative principali:

Si individua poi il valore centrale di ciascun intervallo in cui è stato suddiviso il campo di misura.

Si sostituisce infine al valore di ciascun campione del segnale campionato il valore centrale dell'intervallo in cui esso si trova.

Incertezza di quantizzazione

La alterazione che al massimo può essere apportata al valore di ciascun campione è pari alla semi-ampiezza dell'intervallo entro cui il valore del campione (analogico) si trova. Se si indica con il simbolo e la ampiezza dell'intervallo la incertezza introdotta dalla fase di quantizzazione (chiamata "incertezza di quantizzazione") risulta di ± e/2.

Quantizzazione uniforme

Facendo riferimento ad una quantizzazione uniforme in N intervalli di uguale ampiezza operata in un campo di misura bipolare [ -Ec, +Ec ] si ha:

e = 2 Ec / N

pertanto la incertezza di quantizzazione, che indichiamo con il simbolo g , vale:

g = ± Ec / N

E' evidente che la incertezza di quantizzazione può essere ridotta agendo sia sull'ampiezza del campo di misura, sia sul numero degli intervalli in cui questo viene suddiviso con quantizzazione uniforme.

E' poi altrettanto evidente che uno stesso valore della incertezza (assoluta) di quantizzazione ha un peso più o meno rilevante a seconda del valore del campione a cui si riferisce: quanto più il valore del campione è piccolo, tanto maggiore è il valore della incertezza relativa di quantizzazione. Proprio per cercare di contenere a valori "accettabili" la incertezza relativa di quantizzazione sono state introdotte le quantizzazioni non uniformi.

Quantizzazione non uniforme: contenimento della massima incertezza relativa di quantizzazione

Nella quantizzazione non uniforme gli intervalli in cui viene suddiviso il campo di misura possono avere ampiezza che decresce mano a mano che il livello centrale dell'intervallo diminuisce: sono state sviluppate diverse quantizzazioni non uniformi, ciascuna delle quali caratterizzata per la legge con la quale varia l'ampiezza degli intervalli (leggi lineari, logaritmiche, ecc.).

In tutti i casi lo scopo è quello di ridurre la incertezza assoluta per i campioni di minore valore lasciando invece incertezze assolute maggiori per i campioni di maggior valore.

Quantizzazione non uniforme: contenimento della incertezza assoluta di quantizzazione

Se non è possibile, per causa di altri vincoli progettuali, ridurre il campo di misura oppure aumentare il numero degli intervalli non è possibile ridurre la incertezza assoluta di quantizzazione, ma si può tuttavia operare in maniera da ridurre il suo valore in un elevato numero di campioni. Vi sono quantizzazioni non uniformi basate sullo studio statistico dell'andamento del segnale: in quei campi di valore in cui vi è la maggiore probabilità di riscontrare il valore dei campioni si attua un maggior numero di suddivisioni allo scopo di ridurre la incertezza assoluta di quantizzazione che affligge questi campioni. Dato che essi rappresentano la maggiore parte del segnale campionato si ha comunque un beneficio, anche se alcuni campioni, che hanno valore esterno al campo finemente suddiviso, verranno ovviamente gravati da un'incertezza assoluta di quantizzazione di valore molto maggiore.

Schemi pratici per la quantizzazione uniforme

Il numero N di intervalli in cui suddividere il campo di misura è arbitrario, ma data la diffusione dei sistemi basati su aritmetica binaria è consuetudine adottare un valore di N che sia una potenza del 2 oppure che risulti una potenza del 2 diminuita di una unità (es. 28-1 = 255).

Quantizzazione non silenziata

Una prima forma di quantizzazione uniforme, detta "quantizzazione non silenziata", prevede che il campo sia suddiviso in un numero pari di intervalli di uguale ampiezza dei quali una coppia (quella centrale) abbia come estremo comune lo zero.

In questa forma di quantizzazione si ha un numero pari di intervalli, l'effettivo campo di misura si estende da -Ec a +Ec e l'ampiezza del singolo intervallo (che a volte viene anche chiamato "bit meno significativo" o LSB) è fornita dal rapporto fra l'ampiezza del campo di misura ( +2 Ec ) ed il numero N di intervalli creati.

Il principale difetto della quantizzazione non silenziata è costituito dal fatto che qualsiasi valore compreso fra 0+ e + 1 LSB viene associato al valore + ½ LSB mentre qualsiasi valore compreso fra - ½ LSB e 0- viene associato a - ½ LSB: un campione prelevato dal segnale che avesse valore nullo verrebbe comunque associato sempre ad un valore non nullo positivo o negativo esclusivamente in funzione del contributo dato dal rumore e dall'offset dei dispositivi analogici utilizzati nella circuiteria del quantizzatore reale.

Quantizzazione silenziata

Una forma più evoluta di quantizzazione uniforme è quella detta "quantizzazione silenziata" la quale prevede che il campo sia ancora suddiviso in un numero pari di intervalli, tutti di uguale ampiezza salvo i due estremi, e con un intervallo centrato sullo zero.

Operando in questa maniera si ha ancora un numero pari di intervalli con un valore di LSB = 2 Ec / N.
L'effettivo campo di misura ha per estremo inferiore -Ec e superiore (+Ec - 1 LSB) ed è suddiviso in N intervalli dei quali:

Questa particolare soluzione permette di avere un intervallo "centrato" sullo zero pertanto tutti quei campioni prelevati dal segnale di ingresso a cui si sovrappone un rumore che avessero un valore compreso fra - ½ LSB e + ½ LSB verrebbero associati a zero. Il sistema presenta quindi una reiezione (insensibilità) ai rumori che si sovrappongono ad un segnale nullo azzerandone l'effetto nel segnale quantizzato fino a quando il loro contributo non supera ± ½ LSB.

 


La codifica

La fase di codifica consiste nell'associare ad ogni intervallo in cui è stato suddiviso il campo di misura una parola (di solito espressa in codice binario) che lo identifica in modo univoco. Dal punto di vista misuristico non vi sono particolarità degne di nota, salvo che il ricordare che il numero di bit usati per la codifica determina il numero massimo di intervalli in cui è possibile suddividere il campo pertanto influisce sul valore della incertezza di quantizzazione che può essere ottenuto.

Sono in uso diverse codifiche binarie fra le quali le più diffuse sono le seguenti:

La figura sotto riportata mostra un esempio di codifica di tipo "binario con offset":

I 6 valori del segnale numerico rappresentati sono, nell'ordine con cui sono stati convertiti:

100, 101, 110, 111, 101, 101


3 - Il circuito Sample-Hold

Scopo del sample-hold

Si è detto che il campionamento "elettronico" può essere eseguito mediante una successione di delta di Kronecker equispaziate di Tc, detto periodo di campionamento. Restano comunque dei problema che impediscono nella realtà di operare in tale maniera: il principale problema è costituito dal fatto che i circuiti quantizzatori e codificatori reali richiedono un tempo non nullo per completare la loro funzione e durante tutto questo tempo è indispensabile che il segnale da convertire resti applicato all'ingresso di tali dispositivi presentando al contempo delle fluttuazioni non superiori a ± ½ LSB del quantizzatore adottato.

Per rendere possibile il soddisfacimento di questi vincoli si può usare un circuito sample-hold il quale, acquisito il valore del segnale nell'istante di campionamento, usa un condensatore come dispositivo di memorizzazione per mantenere costante il segnale applicato in ingresso al quantizzatore/codificatore.

Principio di funzionamento del sample-hold

Da un punto di vista estremamente semplificato si può schematizzare il funzionamento del componente sample-hold con il circuito mostrato nella figura sotto riportata.

Due inseguitori di tensione disaccoppiano la sorgente del segnale ed il circuito utilizzatore dalla capacità "di memoria" C che viene caricata tramite un interruttore bidirezionale realizzato con un FET.

Se la linea S-H assume un livello tale da rendere il gate del FET positivo rispetto a source e drain la tensione vc(t) ai capi della capacità C risulta seguire l'andamento della vx(t) . In questa situazione la carica elettrica Q immagazzinata nella capacità di memoria C risulta essere in ogni istante t direttamente proporzionale al valore di vx(t):

Q(t) = C · vx(t)

Nell'istante i-esimo di campionamento ( t = i · Tc ) in cui si desidera acquisire un campione di vx(t) basta portare la linea S-H ad un potenziale negativo rispetto a source e drain: in questo modo il FET risulta interdetto. La carica immagazzinata sulle armature di C non può più modificarsi dato che gli unici percorsi attraverso i quali si potrebbe avere una circolazione di cariche sono costituiti dal FET interdetto (impedenza idealmente infinita) e dall'inseguitore di tensione (impedenza di ingresso idealmente infinita).

In questa situazione si ha allora:

vc(t) = Q( i · Tc ) / C

per qualsiasi t > i · Tc .

Terminata la fase di quantizzazione/codifica basta riportare S-H positiva rispetto a source e drain: per fare in modo che la tensione vc(t) , dopo un breve transitorio, torni a seguire il segnale di ingresso vx(t).

 

Cause di incertezza del sample-hold

Come tutti i componenti reali il sample-hold è fonte di alterazione al segnale pertanto è causa di incertezza.

Sfruttando la retroazione dell'uscita sull'ingresso del primo buffer si compensano, durante la fase di sample, la caduta sul FET e l'offset del secondo buffer.

Volendo ridurre la velocità di variazione della vc(t) senza intervenire sul FET e sull'inseguitore di tensione di uscita non si può fare altro che aumentare il valore della capacità di memoria C in modo da rendere percentualmente minore la carica ricombinata rispetto a quella immagazzinata. Questa operazione, però, contribuisce a ridurre ulteriormente la banda passante del dispositivo per quanto detto poco sopra.

Per comprendere come la capacità parassita Cdg  provochi lo hold-step si può studiare il comportamento del circuito quando si campiona il segnale vx  in un istante in cui esso è nullo. La figura sotto riportata mette in evidenza la capacità parassita assieme al segno della tensione ai suoi capi nelle fasi immediatamente precedenti e seguenti la transizione della linea  S-H.

Durante la fase che precede l'istante di campionamento il FET è in conduzione e si supponga che la tensione della linea S-H sia di 10 volt verso massa. Nell'istante immediatamente precedente il campionamento la capacità parassita Cdg  è quindi sottoposta ad una tensione di 10 V con il drain negativo rispetto al gate.

Durante la fase di mantenimento si supponga che alla linea S-H venga imposta una tensione di -10 volt verso massa. Se la capacità Cdg  potesse mantenere la carica immagazzinata, nell'istante immediatamente successivo al campionamento il drain si troverebbe ad una tensione negativa di 20 volt rispetto alla massa: cio non può evidentemente verificarsi in quanto il drain è connesso alla capacità di memoria pertanto le cariche immagazzinate in Cdg  si ricombinano richiamando cariche dalla capacità di memoria.  
Per valutare l'ampiezza del pedestal bisogna quindi conoscere il valore della carica che, presente sulla capacità parassita Cdg , deve ricombinarsi ed i costruttori dei sample­hold forniscono questo dato.  Nell'esempio sopra citato si consideri che durante la fase di sample sulla capacità Cdg  si trovi una carica elettrica Qdg = 5 pC: se ipotizziamo per il momento trascurabile il pedestal, la  variazione della carica deve essere di 2 Qdg  in quanto si deve prima annullare la carica presente durante la fase di sample, quindi si deve fornire la carica necessaria affinché su Cdg   si possa instaurare il regime elettrico conseguente al nuovo stato della linea  S-H.
Questa carica di 10 pC non può essere fornita altro che dalla capacità di memoria C che subisce una variazione della tensione vc ( lo hold-step ) la cui ampiezza è fornita dal rapporto 2 Qdg C .
Per diminuire lo hold step si dovrebbe aumentare il valore C della capacità di memoria ma, come abbiamo già visto, il suo valore viene limitato per non fare diminuire troppo la banda del dispositivo.

 


4 - I convertitori A/D a valore istantaneo

 

Convertitore A/D parallelo o "flash"

Schemi elettrici di principio

Il convertitore flash opera come circuito quantizzatore/codificatore. Si possono realizzare schemi che attuano quantizzazioni uniformi operando in base alla quantizzazione non silenziata:

oppure operando in base alla quantizzazione silenziata:

Si possono anche realizzare dispositivi che operano quantizzazioni non uniformi:

In tutti i casi il dispositivo è costituito da un partitore resistivo che genera le tensioni corrispondenti agli estremi degli intervalli in cui è stato suddiviso il campo di misura, da una schiera di comparatori analogici e da una rete (combinatoria) che ha il compito di eseguire la codifica del valore di uscita.

Funzionamento

Il funzionamento è estremamente semplice e rispecchia esattamente il processo di quantizzazione già descritto: ciascun comparatore della schiera confronta il valore della tensione di ingresso con un valore di tensione fornito dal partitore resistivo per verificare se vx è maggiore o minore della tensione del nodo del partitore connesso all'ingresso di riferimento. Come risultato si avrà un gruppo di comparatori con uscita al livello H ed un altro gruppo con uscita al livello L: la coppia di comparatori "di frontiera" individua l'intervallo di tensioni entro cui si trova vx .

La rete combinatoria ha semplicemente il compito di codificare tale informazione nel formato binario prescelto.

Nell'esempio sopra riportato, in cui la rete di codifica utilizza la codifica binaria con offset il valore della tensione incognita vx risulta appartenere all'intervallo [ ¼ Ec , ½ Ec ].

Appare evidente dall'esame degli schemi circuitali sopra riportati che le situazioni che vedono la tensione incognita inferiore alla tensione di confronto minima (uscita di tutti i comparatori al livello L) oppure superiore alla tensione di confronto massima (uscita di tutti i comparatori al livello H) devono essere considerate come "non valide" in quanto potenzialmente fuori campo di misura.

La rete combinatoria ha semplicemente il compito di codificare tale informazione nel formato binario prescelto (binario puro, binario con offset, binario complementato a due, gray, bcd, ecc.).

Cause di incertezza

Come tutti i dispositivi reale anche il convertitore A/D flash è fonte di incertezza: alla incertezza di quantizzazione, intrinseca nel processo di conversione ed ineliminabile si aggiungono le incertezze provocate dalle seguenti cause:

Pregio principale

Il pregio principale del convertitore flash è costituito dalla rapidita' di conversione (10 ns per 8 bit) che permette frequenze di campionamento che possono arrivare fino al centinaio di MHz.

Difetto principale

Il difetto principale è rappresentato dall'elevato numero di componenti elementari che è necessario integrare per ottenere una prestabilita incertezza di quantizzazione. Considerando che per realizzare un convertitore a 8 bit, con cui è possibile suddividere il campo di misura in solo 256 intervalli, sono necessari ben 256 resistori, 255 comparatori ed una rete di codifica a 255 ingressi ed 8 uscite si comprende perchè questi convertitori vengono applicati solamente in quelle applicazioni in cui il contenimento della incertezza di quantizzazione non è un requisito prioritario.


Convertitore A/D "a successive approssimazioni"

Schema elettrico di principio

N.B.: Nello schema seguente (e nella descrizione del funzionamento del dispositivo) si considera un campo di misura "unipolare" cioé non negativo [0, Ec]. Volendo realizzare campi bipolari [ - ½ Ec, + ½ E] sarà necessario introdurre una semplice modifica circuitale illustrata più avanti..

Il convertitore a successive approssimazioni è composto da 4 principali elementi:

Nel circuito è poi presente anche un oscillatore locale (clock) che cadenza il susseguirsi delle fasi di conversione. Come si potrà vedere la frequenza di oscillazione di questo dispositivo non è causa di incertezza pertanto si può usare anche un dispositivo a rete RC senza penalizzare le prestazioni del dispositivo.

Funzionamento

Il convertitore a successive approssimazioni opera mediante una ricerca del valore attuata a passi sempre più fini.

  1. Inizialmente, rispondendo al comando di start ed al successivo primo impulso del clock, la ULC pone in ingresso al DAC una parola binaria N con il bit più significativo (MSB) al livello H e tutti gli altri al livello L;
  2. il DAC genera quindi una tensione vr il cui valore è fornito da Ec 2n-1 / 2n = ½ E;
  3. il comparatore confronta il segnale di ingresso vx con il segnale di riferimento vr : una uscita al livello H segnala che vx è maggiore di vr ;
  4. al successivo impulso di clock la ULC esamina lo stato della uscita del comparatore per determinare se vx è maggiore o minore di vr. In funzione del risultato del confronto la ULC decide come fissare il valore del bit più significativo di N:
    • se vx è maggiore di vr il bit viene stabilmente fissato al livello H,
    • se vx è minore di vr il bit viene riportato e fissato al livello L ;
  5. immediatamente dopo aver fissato il livello del bit più significativo la ULC porta al livello H il secondo bit (a partire dal MSB);
  6. il DAC genera quindi una tensione vr che assume due diversi valori a seconda dello stato di MSB:
    • se MSB = L si ha vr = ¼ E
    • se MSB = H si ha vr = ½ E+ ¼ E= ¾ Ec
  7. il comparatore confronta il segnale di ingresso vx con il nuovo segnale di riferimento vr ed al successivo impulso di clock la ULC, in base all'uscita del comparatore, stabilisce a quale livello fissare il livello del secondo bit in analogia a quanto fatto al punto 4.
    • se vx è maggiore di vr il secondo bit viene stabilmente fissato al livello H,
    • se vx è minore di vr il secondo bit viene riportato e fissato al livello L ;
  8. il ciclo poi riprende dal punto 5. con la ULC che agisce, in successione, su tutti i bit di cui dispone.
  9. la conversione ha termine quando la ULC, operato l'ultimo esame dell'uscita del comparatore, stabilisce a quale livello fissare l'ultimo bit, quello "meno significativo" o LSB:
    • se vx è maggiore di vr lo LSB viene stabilmente fissato al livello H,
    • se vx è minore di vr lo LSB viene riportato e fissato al livello L .

Nella figura sotto riportata viene mostrato l'andamento della tensione vr in due casi diversi basato sull'ipotesi di disporre di un DAC a 5 bit; la codifica usata è quella di tipo "binario puro":

Cause di incertezza

Come tutti i dispositivi reale anche il convertitore A/D a successive approssimazioni è fonte di incertezza: alla incertezza di quantizzazione, intrinseca nel processo di conversione ed ineliminabile si aggiungono le incertezze provocate dalle seguenti cause:

Pregi principali

Schema elettrico di principio per campo di misura bipolare [ - ½ Ec, + ½ E]

Usualmente il funzionamento con campo bipolare [ - ½ Ec, + ½ E] si ottiene sottraendo alla tensione prodotta dal DAC un contributo pari a ½ Ec.
Uno schema elettrico di principio potrebbe essere quello mostrato nella figura sotto riportata anche se, nella realtà, si usano schemi più efficienti ma didatticamente meno intuitivi.

 


 

Convertitore A/D ad inseguimento

Il convertitore A/D ad inseguimento è dotato di uno schema simile a quello del convertitore a successive approssimazioni ma si discosta da questo poichè, dopo un transitorio iniziale, fornisce costantemente in uscita un numero che approssima il valore corrente del segnale di ingresso.

Schema elettrico di principio

N.B.: Nello schema seguente (e nella descrizione del funzionamento del dispositivo) si considera un campo di misura "unipolare" cioé non negativo [0, Ec].

Nello schema, come si nota, la ULC è stata sostituita da un contatore "up-down" il quale ha la caratteristica di incrementare il contenuto del registro di uscita N solamente se, in corrispondenza dei fronti di salita del clock, l'ingresso di controllo u-d presenta il livello logico H; in caso contrario il fronte di salita del clock determina il decremento di un'unità del contenuto del registro di uscita N.

Funzionamento

Supponendo che inizialmente il registro di uscita del contatore sia al valore nullo ( N=0 ) la tensione di uscita vr del DAC è pure nulla. Se, come è plausibile ipotizzare per le limitazioni poste al campo di misura, il valore del segnale vx è maggiore di 0 allora l'uscita del comparatore è al livello logico H ed il contatore, alla prima transizione L-H del segnale di clock, incrementa di un'unità il valore di N.

Se il DAC ha n bit, la tensione del segnale vr subisce un incremento pari a 1 LSB = Ec / 2n .

Se il valore del segnale vx è maggiore di vr allora, alla successiva transizione L-H del segnale di clock, si incrementa di un'altra unità il valore di N e la tensione del segnale vr subisce un ulteriore incremento pari a 1 LSB. Il processo viene iterato fino a quando il valore del segnale vx non diviene inferiore a vr : a questo punto l'uscita del comparatore passa al livello logico L ed il contatore, alla successiva transizione L-H del segnale di clock, decrementa di un'unità il valore di N e vr subisce un conseguente decremento pari a 1 LSB.

Il transitorio iniziale è terminato ed il dispositivo ha "agganciato" il segnale vx : da questo momento l'uscita numerica N si mantiene in prossimità del valore istantaneo di vx incrementando se vx aumenta, decrementando se vx diminuisce.

Il dispositivo può mantenere agganciato il segnale vx se questo presenta una velocità di variazione limitata: deve infatti essere verificata la condizione per cui la massima velocità di variazione di vx (espressa in V/s) è minore del rapporto: 1LSB / Tc con Tc periodo dell'oscillatore che funge da clock del sistema.

Cause di incertezza

Pregi principali

 


5 - I convertitori A/D a valore medio

Convertitore A/D "tensione-tempo a doppia rampa"

Schema elettrico di principio

N.B.: Nello schema elettrico di principio (e nella descrizione del funzionamento) si considera un campo di misura "unipolare" cioé non negativo [0, Ec].

Il convertitore A/D "tensione-tempo a doppia rampa" è costituito da:

Come si vedrà all'oscillatore locale O.L. si richiede solamente la stabilità a breve termine pertanto questo può essere realizzato anche con un oscillatore a rete "resistenza-capacità". (per ulteriori informazioni su questo componente si veda la lezione 1 - Generalità e richiami di metrologia.)

Funzionamento con segnale di ingresso costante

Il convertitore A/D "tensione-tempo a doppia rampa" attua una conversione del valore medio del segnale sotto misurazione nella durata di un intervallo di tempo che viene quindi misurata dall'intervallometro inserito nel dispositivo.

  1. Inizialmente, rispondendo al comando di start la ULC attua una serie di operazioni preliminari alla conversione:
    • azzera il contatore agendo sull'ingresso clear;
    • scarica il condensatore dell'integratore agendo sull'interruttore (in realtà costituito da un MOS-FET);
    • pone il commutatore su vx ;
  2. al successivo primo impulso del clock, la ULC apre l'interruttore che manteneva scarico C permettendo l'inizio della integrazione di vx : indichiamo questo istante come t0;
  3. la tensione vc in uscita dall'integratore diviene negativa pertanto il comparatore porta la propria uscita, che nei diagrammi sotto riportati viene indicata come EN, al livello H rendendo trasparente la porta AND e permettendo agli impulsi dell'oscillatore locale di giungere al contatore;
  4. la integrazione di vx prosegue fino a quando il numero degli impulsi dell'oscillatore locale ricevuti dal contatore non raggiunge il valore massimo consentito dalla capacità del contatore. Se indichiamo con n il numero di bit del contatore e con Nmax tale valore massimo si ha: Nmax = 2n
  5. il successivo impulso dell'oscillatore locale provoca il ritorno a 0 del valore contenuto nel registro di uscita del contatore e la transizione della linea di carry che assume, per un breve intervallo, il livello H : indichiamo questo istante come t1;.
  6. la ULC, in risposta alla transizione del carry (o ripple-clock - simbolo rco), pone il commutatore sul segnale (negativo) generato dal campione di f.e.m. Ec che da questo istante viene quindi integrato dall'OpAmp.
  7. la tensione vc in uscita dall'integratore assume quindi l'andamento di una rampa con pendenza positiva.
  8. quando la tensione vc assume il valore nullo (per poi assumere valori positivi) il comparatore porta la propria uscita al livello L : indichiamo questo istante come t2;
  9. in conseguenza di questa transizione:
    • la uscita della porta AND resterà quindi sempre a livello L,
    • il contatore non potrà più incrementare il valore N contenuto nel registro che è pari al numero di impulsi generati dall'oscillatore nell'intervallo [t1t2]
    • la conversione ha termine.

Per meglio comprendere il funzionamento del convertitore esaminiamo il diagramma temporale delle principali tensioni presenti nel sistema:
(come si è detto in precedenza facciamo l'ipotesi che il segnale di ingresso vx sia a valore medio positivo in modo da richiedere l'uso di un generatore campione Ec che fornisce una tensione negativa di valore assoluto pari al campo di misura che si vuole ottenere.)

Esaminiamo analiticamente l'andamento della tensione vc in uscita dall'integratore:

Ipotesi 1:

nell'intervallo di conversione [t0 , t2] il prodotto RC (che potrebbe variare principalmente per effetto della temperatura e dell'invecchiamento dei componenti) si mantiene costante.

Posso cosi' elidere RC fra i due membri dell'uguaglianza


Ipotesi 2:

nell'intervallo [t1t2] il valore di Ec si mantiene costante.

Posso esprimere il secondo membro come - Ec ( t2 - t1 )


Dividendo ambo i membri per t1t0 facciamo comparire a primo membro l'espressione del valore medio del misurando.

Esprimendo le durate degli intervalli in funzione del numero di cicli dell'oscillatore locale contati dal contatore troviamo l'espressione finale.

Nel caso in cui il segnale di ingresso sia costituito da una componente costante con sovrapposto un disturbo alternativo il circuito permette di attenuare od eliminare il contributo del rumore. L'annullamento del contributo di disturbo si ottiene quando la durata dell'intervallo [t0t1] e' pari ad un multiplo intero del periodo del disturbo.

Reiezione ai disturbi alternati

Come si è già detto, il convertitore A/D a valore medio permette di eliminare tutti quei disturbi che presentano contemporaneamente entrambe le seguenti caratteristiche:

Non tutti i disturbi hanno però queste caratteristiche: molti -forse la maggior parte- sono effettivamente alternati ma per quanto riguarda la frequenza la casisitica è molto più varia. Cosa succede quindi se al segnale utile è sovrapposto un disturbo alternato ad una generica frequenza?

Sviluppando alcuni semplici calcoli si può ricavare l'andamento della sensibilità (o della attenuazione) in funzione del rapporto fra la durata dell'intervallo [t0 , t1] ed il periodo del disturbo Td . Il grafico sotto riportato mostra appunto l'andamento (in termini relativi) del contributo al valore medio misurato di un onda sinusoidale con ampiezza pari al valore del segnale (che si considera costante).

Come si può vedere la attenuazione dei disturbi è completa per quei disturbi che risultano avere periodo Td tale che l'intervallo [t0 , t1] e' esattamente pari ad un multiplo intero di Td .

Poiché il disturbo che più frequentemente si sovrappone al segnale di cui si vuole convertire il valore medio è provocato dalla rete di alimentazione (50 Hz in Europa e 60 Hz in America) i costruttori di convertitori scelgono un valore di 100 ms per l'intervallo [t0 , t1].

Funzionamento con segnale costante a cui è sovrapposto un disturbo alternato

Il diagramma sotto riportato vuole mostrare il funzionamento del dispositivo quando il segnale di ingresso vx è costituito da una componente costante di ampiezza uguale a quella dell'esempio sopra sviluppato a cui si sovrappone un disturbo costituito da un onda quadra di uguale ampiezza e periodo Td pari alla metà della durata di [t0 , t1].

Come si nota il segnale vc assume nell'istante t1 lo stesso valore che aveva assunto nel diagramma che trattava del funzionamento con assenza di disturbo, ma l'andamento della sua evoluzione temporale è decisamente diverso ed imposto dall'andamento del valore istantaneo di vx.

Cause di incertezza

Pregi principali

Difetto principale


Appendice A
I convertitori D/A

 

Il convertitore D/A "a resistenze pesate"

Nello schema sopra riportato del convertitore D/A a resistenze pesate si notano gli ingressi di controllo b2, b1 e b0 attraverso i quali viene immessa la parola binaria che rappresenta il numero N che deve essere convertito in un segnale analogico la cui tensione sia vuole proporzionale al prodotto · Ec.

Il convertitore rappresentato è a 3 bit: b2 è il bit più significativo (MSB) e b0 quello meno significativo (LSB).

Nello schema si può notare un primo OpAmp la cui funzione è quella di convertire in tensione la corrente totale it che giunge alla massa virtuale attraverso i FET controllati dai bit in ingresso. Considerando infinito il guadagno in catena aperta dell'OpAm e nulla la resistenza del FET in regime di conduzione la espressione della corrente it è la seguente:

avendo cura di esprimere b2, b1 e b0 come "0" se la rispettiva linea è al livello logico L e "1" se è al livello logico H. Manipolando la espressione è banale pervenire prima alla:

quindi alla:

Considerando infinita la impedenza di ingresso del primo OpAmp la tensione vc in uscita dal convertitore "corrente/tensione" risulta pertanto:

Nello schema esso è seguito da un amplificatore invertente a guadagno unitario pertanto la tensione di uscita risulta:

Cause di incertezza

Le principali cause di incertezza sono costituite da:

Pregi

Il circuito è semplice ed il generatore campione opera "a carico costante", situazione questa che permette di evitare fluttuazioni della tensione Ec provocate dal variare del numero N.

Difetti

Tecnologicamente non è facile avere a disposizione resistori di precisione con una ampia gamma di valori ed in questo circuito i valori dei resistori variano con le potenze di 2: per realizzare un convertitore a n bit servono resistori tali che il rapporto fra il massimo ed il minimo risulti pari a 2n. Per questo motivo non è consuetudine trovare convertitori di questo tipo con più di 4 bit.


 

Il convertitore D/A "a scala di resistenze"

Il convertitore D/A a scala di resistenze può essere realizzato secondo due diverse soluzioni circuitali che vengono qui riportate e sommariamente descritte. Per chiarezza espositiva possiamo chiamare il primo "pilotato in tensione" ed il secondo "pilotato in corrente".

Convertitore D/A a scala di resistenze pilotato in tensione

Questa prima soluzione è riportata nello schema sotto esposto:

Per studiare il suo comportamento si può applicare la sovrapposizione degli effetti con la approssimazione di OpAmp con impedenza di ingresso infinita.

E' banale a questo punto determinare una rete equivalente da cui individuare il valore della tensione di uscita:

La costruzione del generatore equivalente relativo al nodo evidenziato permette di individuare il valore della tensione di uscita::

Ancora costruiamo il generatore equivalente di Thevenin relativo al nodo evidenziato:

e terminiamo determinando il nuovo generatore equivalente per il nuovo nodo evidenziato:

La tensione complessiva di uscita, per la linearità del processo, risulta quindi:

Cause di incertezza

Le principali cause di incertezza sono costituite da:

Pregi

Il circuito è semplice ed i resistori hanno solamente due valori relativamente simili: R e 2R.

Difetti

Il circuito presenta due principali difetti:

Convertitore D/A a scala di resistenze pilotato in corrente

Per superare i due difetti del convertitore pilotato in tensione si è sviluppata una diversa circuiteria:

Come è facile vedere i resistori di valore 2R sono sempre connessi con un terminale ad un nodo al potenziale di massa ("massa vera e propria" oppure "massa virtuale dell'OpAmp"). E' pertanto banale ricavare i valori delle tensioni nei nodi principali della rete e le correnti che attraversano i resistori:

Si ha evidentemente:

Ciascuna delle tre correnti sopra citata viene addotta alla massa virtuale se il bit corrispondente è 1, cioè se la linea è al livello logico H. Se invece il bit è 0 la corrente viene "drenata" a massa.

La espressione della corrente it complessivamente addota alla massa virtuale è quindi: :

avendo avuto cura di esprimere b2, b1 e b0 come "0" se la rispettiva linea è al livello logico L e "1" se è al livello logico H. Manipolando la espressione in modo identico a quanto visto per il convertitore D/A a resistenze pesate si perviene alla:

Cause di incertezza

Le principali cause di incertezza sono costituite da:

Pregi

 


Appendice B
I convertitori A/D "tensione-frequenza"

Convertitore A/D "tensione-frequenza" sincrono

N.B.: Nello schema elettrico di principio (e nella descrizione del funzionamento) si considera un campo di misura "unipolare" cioé non negativo [0, Ec].

Il convertitore A/D "tensione-frequenza" è costituito da:

Funzionamento con segnale di ingresso costante

Il convertitore A/D "tensione-frequenza" genera un segnale di servizio la cui frequenza, che risulta proporzionale al valore medio del segnale sotto misurazione, viene misurata dal frequenzimetro inserito nel dispositivo.

  1. Inizialmente, rispondendo al comando di start la ULC attua una serie di operazioni preliminari alla conversione:
    • azzera il contatore agendo sull'ingresso clear;
    • scarica il condensatore dell'integratore agendo sull'interruttore (in realtà costituito da un MOS-FET);
  2. alla prima successiva transizione L-H del segnale prodotto dall'oscillatore locale O.L. la ULC attua due operazione:
    • apre l'interruttore che manteneva scarico C permettendo l'inizio della integrazione di vx con una costante di integrazione -1/R1C;
    • porta la linea EN al livello H rendendo trasparente la porta AND e permettendo al comparatore di agire sull'ingresso di clock del contatore;
    • indichiamo questo istante come t0;
  3. la tensione vc in uscita dall'integratore assume l'andamento di una rampa con pendenza negativa,
  4. la integrazione di vx prosegue fino a quando la tensione vc raggiunge il valore (negativo) del segnale generato da Ec provocando la transizione L-H dell'uscita del comparatore
    • indichiamo questo istante come t1;
  5. dato che la porta AND risulta "trasparente" la transizione dell'uscita del comparatore può raggiungere
    • il clock del contatore che incrementa il contenuto del registro di uscita di un'unità.
    • lo oscillatore monostabile triggerato OMS che porta la sua uscita vp da zero ad un valore negativo -h per un tempo prestabilito.
  6. per un intervallo di durata l'integratore si trova ad integrare due segnali:
    • vx con una costante di integrazione -1/R1C
    • vp con una costante di integrazione -1/R2C
  7. terminato l'intervallo [t1t1+] vp torna nullo ed inizia nuovamente la integrazione del solo segnale vx .
  8. il processo viene reiterato dal passo 4. fino a quando l'uscita dell'oscillatore locale O.L. non presenta una seconda transizione L-H :
    • indichiamo questo istante come t2;
  9. a questo punto la ULC porta la linea EN al livello L.
  10. in conseguenza di questa transizione:
    • la uscita della porta AND resterà quindi sempre a livello L,
    • il contatore non potrà più incrementare il valore N contenuto nel registro che è pari al numero di impulsi generati dall'oscillatore monostabile OMS nell'intervallo [t1t2]
    • la conversione ha termine.

Funzionamento con segnale di ingresso costante

Per meglio comprendere il funzionamento del convertitore esaminiamo il diagramma temporale delle principali tensioni presenti nel sistema:
(come si è detto in precedenza facciamo l'ipotesi che il segnale di ingresso vx sia a valore medio positivo in modo da richiedere l'uso di un generatore Ec ed un oscillatore monostabile che forniscano entrambi tensioni negative.)

Esaminiamo analiticamente l'andamento della tensione vc in uscita dall'integratore:

A questo istante il comparatore attiva OMS che genera un impulso che viene ad essere integrato assieme al misurando.

Ipotesi 1:
nell'intervallo in cui OMS e' attivo possiamo considerare costanti i valori di vp = -h, di R2 e di C: il secondo integrale puo' quindi essere semplicemente calcolato:


Generalizziamo questa espressione al generico istante tM:

Nella espressione sopra riportata M rappresenta il numero di impulsi di OMS generati nell'intervallo considerato.

Particolarizziamo la espressione all'istante t2: in questo caso N rappresenta anche il numero totalizzato dal contatore all'istante t2.

Ipotesi 2:
N e' sufficientemente elevato da permettere di trascurare la differenza vc(t0) - vc(t2) nei confronti dell'altro termine a secondo membro.


Ipotesi 3:
nell'intervallo [t0, t2] possiamo considerare costante il prodotto R1C. Questo ci permette di estrarre questo fattore dall'integrale:


Moltiplicando membro a membro si ottiene

e quindi possiamo fare comparire l'espressione del valore medio:

da cui la espressione finale:

Funzionamento con segnale costante a cui è sovrapposto un disturbo alternato

Anche in questo caso, come per il convertitore a doppia rampa, il sistema e' in grado di eliminare l'effetto di disturbi alternati che presentano un numero intero di cicli nell'intervallo [t, t2] .

Come si può vedere dal diagramma sopra riportato gli impulsi generati dall'oscillatore monostabile OMS non sono più equamente spaziati nel tempo e risultano più "fitti" dove il disturbo fa aumentare il valore di vx, ma nell'intervallo [t0 , t2] il loro numero si mantiene costante.

Cause di incertezza

Convertitore A/D "tensione-frequenza" asincrono con oscillatore astabile quarzato

L'ultima causa di incertezza sopra citata e' la preponderante ed ha portato allo sviluppo di un altro schema in cui l'oscillatore monostabile OMS puo' essere controllato da un oscillatore quarzato esterno al chip.

In questo schema il circuito OMS viene sostituito da un flip-flop D positive-edge-triggered il cui clock è comandato da un oscillatore quarzato O.L.2. che oscilla con un periodo
(per ulteriori informazioni sul funzionamento del flip-flop D si veda la appendice A della
lezione 2 - Misurazioni di tempo e frequenza.)

In questo modo gli impulsi del segnale vp, non sono più sincronizzati con le transizioni di livello del comparatore, ma vengono garantite le stabilità a lungo termine della durata e della ampiezza dell'impulso.

Pregi principali

Difetto principale


Quesiti di ricapitolazione

 


Domande d'esame


Materiale fuori testo


Bibliografia per approfondimenti

 


ultimo aggiornamento 08/01/08
Ogni sfruttamento commerciale del materiale distribuito da questo server è vietato
DEIT - Università Politecnica delle Marche - Ancona       © 1977-2003